关键字： PCI Express 2.0 IP LSI 逻辑层 实体层
瑞萨科技(Renesas Technology)宣布开发符合PCI Express Base Specification Revision 2.0 (PCI Express 2.0)高速串行接口标准之逻辑层与实体层之IP。整合此IP的LSI将能轻易地与其它支持PCI Express 2.0标准之装置连接，使开发人员能够开发具备高阶绘图处理能力的系统。PCI Express是利用差动讯号运作的高速串行接口，最新的Rev 2.0最高传输速率可达5.0Gbps，为原有Rev. 1.1 (2.5Gbps)的两倍，可实现每信道每秒500MB的高速传输速率。除了开发并且在产品中采用支持Rev. 1.1的IP，瑞萨科技现更以65奈米制程实现支持Rev. 2.0的新IP，开发人员现可运用已整合此认证IP的微处理器或SoC产品，建立可快速传输大量资料的高速系统。
这项新IP具备在作业时动态切换传输速率的upconfiguration功能，此功能由PCI Express 2.0标准制订，可在需要高速数据传输时，多个信道皆以各自的最高传输速度5.0Gbps运作。而当传输量降低时，将以降低耗电量为优先，仅有一个信道以最高传输速率的一半2.5Gbps运作。
相较于瑞萨科技原有支持Rev. 1.1的IP，新IP每1Gbps最多可降低50%的耗电量。因此，结合现有的电源管理功能与新的upconfiguration功能，将可大幅降低整体系统的耗电量。
客户将这项新IP整合至MCU或SoC等产品时，可选择适合其目标系统的功能选项。主要的功能选项将包括装置属性(选择root port/endpoint)、最大payload size、虚拟信道数量、功能数量、芯片暂存区大小及信道数量。此外，藉由适当地结合上述选项，客户将可实现适用于所开发系统之LSI。
瑞萨科技计划于2009年推出第一款整合新IP的产品，适用于绘图及储存等需要传输大量资料的系统。该公司并计划将此IP运用于比65奈米更精密的制程，并针对关键应用提供更先进的功能，例如增加信道数量。
投票数:
|
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||
